ムーアのビジネスモデルの破綻


本ページでは、ムーアの法則(Moore's law)とそのビジネスモデルとしての意味、そして、その法則の破綻について、切り込んだ解説を行います。

■ ビューグラフ一括ダウンロード:15ページ PDF 571kB

■ 専門家による技術展望:参考リンク資料『第6回(最終回) 10nmCMOS向けの基盤技術』FEDサロン PDF 111kB


Page1 Mooreのビジネスモデルの破綻

■半導体産業では、しばしばムーアの法則をその技術指針として取り上げ、 その法則に基づいて技術を高度化そして計画経済的に生産規模を拡大してきたと、通常信じられている。

■しかし、(1)ムーアの法則は半導体産業の繁栄を永続させるための技術指針であって、本質的には典型的なビジネスモデルであること、 (2)ムーアの法則の期待に反して、長年その1/2の速度でしか技術革新されてこなかったこと、この2点について未だに認識が進んでいないのが現状である。

■本稿では、ムーアの法則を改めて説明し、半導体産業がコストダウン技術を重視するようになった原因について、ムーアの法則との解離の観点から解説する。


Page2 コンテンツ



Page3 ビット単価の推移

■まず、半導体産業の商品である、メモリについて、過去の価格推移を見てみる。 メモリという商品は、ビットという1か0かを記憶できる基本素子が沢山集積されて一つの商品として売られている。

■図ではこの20年間に、そのビットあたりの値段がどのくらい変化したかを示している。 明快なトレンドとして、20年間で、ビット単価は約4桁下がり、ビット生産量は、約6桁増加した。  ということは、売上げ高は2桁増加したことになり、これは10年間で1桁10倍増の売上げを続けてきたことになる。

■一つ意識しておくべき事は、1ビットの値段は20年で4桁も下がったということである。大変な価格の暴落であって、生産量が増えなければ、  半導体産業は消滅していたことも明らかである。

■10年で1桁という飛躍的な産業の成長は、1つの産業分野の黎明期には時折垣間見られることもあるが、それを20年にわたって継続してきたことは、 半導体がかなり特殊な利益構造をもった産業形態を持っていることを意味している。 ただ、それがあまりに長く続いたので、その規模拡大の間に何が起こっているかについて、誰も考えようとしなかったことは問題であった。


Page4 世代別DRAMの出荷個数

■半導体産業の代表的商品の1つはDRAM(Dynamic Random Access Memory:パソコンなどの一時記憶用のメモリは基本的にはDRAM)である。 DRAMは生産が始まって以来ずっと、単位となるビットメモリの縮小とその縮小したビットの集積度の向上によって、 商品としてメモリチップの能力向上が進められた。

■図にあるように、1995年では4Mbitのメモリが主たる商品であったが、2003年には256Mbitが主要商品となっており、8年間で、64倍(=256M/4M)になっている。 この20年あまりを平均すると、1メモリchipあたりの素子数は10年で100倍という増大トレンドになっている。


Page5 Chip単価は不変

■以上見てきたトレンドを10年あたりでまとめると:
 ・ビット単価=1/100
 ・累積ビット生産量=1000倍
 ・1チップあたりの素子数=100倍
であるので、チップ生産量は10倍に拡大した。産業規模も10倍であるので、このことから、chip価格は常に変わらなかったことを意味している。

■チップ単価が変わらず、産業規模とビット集積度が飛躍的に伸びてきたこと、 そしてそれが半導体産業の本質であることから、以下のような半導体産業の必然性が導き出される。

「Chip価格が下がらなければ利益は確保させる。 そのためには、チップ性能を10年で100倍にする希有の技術革新を絶えず続け、それにより産業規模を10年で10倍にする必要がある。」

■価格が不変であると言うことは、物価変動などの要因を無視すれば、価値が一定という事である。すなわち、半導体集積化チップは、性能向上なくしては、 利益を生み出せない特殊な商品ということができる。

■なお、ここでは大局的な傾向を見るために、長期的トレンドでの傾向を述べている。 実際の価格については、短期的にはシリコンサイクルに基づいた大幅な変動があり、また、商品によっても大きく違ってくる。


Page6 Mooreの法則

■1980年当時Intel社の経営者であったGordon Mooreは、 既に述べた半導体産業の利益確保のための継続的な技術革新の必要性について、以下のような表現を用いて説いた。
集積度について:
「半導体産業のニーズとそれに答える工場生産においては、1.5年から2年で、集積回路の機能(トランジスタ数等)が倍になる。」
スピードについて:
「マイクロプロセッサの性能(クロック周波数×命令数/クロック/秒)は、1.5年から2年で、倍になる。」
■1.5年で倍の集積度は、3年で4倍、10年で10倍に対応する。実際の歴史上では、この10年で10倍の実績を残してきている。

■なお、上記表現が、世間的に流布されているムーアの法則(Moore's law)と言われるものであるが、Moore自身の発言の経緯として見ると、 1965年の段階で、『ビットコストは年々下落するので、年々集積度を高めてゆかなければならないし、それは可能である』 (G. Moore, Electronics, vol.38 no. 8, (Apr.19, 1965).)という主旨の、より抽象的であるが原理的なことに言及している。 いずれにしても、コストを意識した指針であることに変わりはない。


Page7 Scaling則

■さて、ムーアの法則とかなり混同されて認識されがちな尺度に、スケーリング則(Scaling則)とデザインルールというものがある。 そこでまず、Scaling則について説明する。

■集積回路の微細化を進めるにあたって、回路が縮小されても、素子の特性が変わらないことが設計上かつ動作上望ましい。 そこで、トランジスタの増幅特性を変えずに如何に縮小してゆくか、を規定した指導原理がScaling則である。 結論的には、トランジスタの縦横高さの3サイズをどれも同じ比率kで縮小すれば、素子特性は変わらない。 これがScaling則であって、大規模集積回路(Large Scale Integrated Circuits: LSI)の生産が始まってほんの数年の1974年にすでに発表されている。

■Scaling則によれば、3サイズのk倍縮小(たとえばk=0.7倍とか)により、 電流と電圧は1/kになるので、電力は1/k2となって、ビットあたりの消費電力は飛躍的に小さくなるはずである。 さらに、演算遅れ(=抵抗分とコンデンサ分の充放電現象のよる遅延)は1/kになり、演算スピードも向上するはずである。

■もしも、1チップの面積を常に一定とすれば、1素子の面積は1/k2になるので、1チップあたりの素子数(ビット数)はk2になる。 つまり、scaling則にのっとった比率kでの縮小では、チップ全体の消費電力を変えること無く(1/k2 x k2個)、 集積度をk2倍にし、スピードもk倍することが出来たので、性能向上の観点から大変な大きなメリットがあった。


Page8 Mooreの法則:テクノロジーの破綻 (H16.8.12改訂)

■デザインルールと呼ばれる尺度がある。 ムーアの法則が世の中の期待、Scaling則がその技術指針であるのに対して、デザインルール(世代、generationとも呼ばれる)は、 過去の微細化進行の実績であり、かつ未来に対しては実際の微細化進行の予定されたスケジュールである。 近年では、このスケジュール策定のシステム化が進み、ITRSロードマップ委員会なるグローバルライクな組織により2年ごとに策定されており、プラン全体がロードマップと呼ばれている。

■デザインルールの計画に沿って、scaling則の原則を踏まえながら実際の微細化のための技術開発が行われてきた。

■ここで重大な問題は、図に示したように、ムーアの期待値は3年(1世代)で素子数4倍となっていたにもかかわらず、 実際のデザインルールの方は3年で0.7倍、すなわち面積で0.5倍で、素子数に換算して2倍にしかなっていなかったことである。 最近は電源電圧を下げるようになってきたが、長年電圧が下げられなかったという問題もある。

■1990年代までは、ムーア則とデザインルールの解離は、chip面積の増大でカバーされ、また当初は発熱も極めて小さく、消費電力増大は問題ではなかった。 ところが、図を見て明らかなように、近年ではその解離はあまりにも大きく、面積の増大はチップの肥大化を招き、 消費電力の増大は、チップに冷却ファンの装着、ひいてはパソコンなどの装置全体に大がかりで高度な冷却システムの搭載がなければ、実用にならないところまできてしまった。 冷却システムのエネルギーとサイズ・コストを加算すると、実際の解離はもっと大きくなっている。

■実際の1チップの素子集積数自体はチップ面積(〜ダイ面積)の増大によりムーア則を満足しているので、問題点を見過ごしやすいが、 面積と発熱の増大という性能劣化を考慮した1チップあたりの総合的な真の商品価値は、適用可能な商品マーケットを限定してしまうという意味で下がり続けてきた。 従って、解離がなければ現在あったかもしれない(超)低消費電力などの新マーケットへのチップ導入を、チップサイズの肥大化と消費電力の増大が阻んでしまっていることになる。 いいかえれば、技術革新の速度(デザインルール)を、期待値の半分に設定していた、 ないし、実際には1/2が限度であったことのツケが産業繁栄にブレーキをかける形で現出してきた。


Page9 Mooreの法則:産業規模の破綻

■実際に、産業規模としても図にあるように、1995年以降トレンドは激変している。 平均線の引き方によるが、最近は3%/年程度の成長率であり、これは成熟した先進国の国民総生産の伸びとほぼ同等、 つまり、半導体産業は他のあらゆる業種の平均的姿から想像される、普通の産業となってしまったのである。

■ところが、過去の実績に見られ、またMooreがその問題回避・発展指針を示したように、 半導体産業においては、微細化は本質的にメモリビットの大量生産性を増大するのでビット単価を下げてしまう。 従って、年率3%の成長率では、産業全体の利益をこれまでのように確保してゆくことはできない。

■Intelのサバイバル戦略、IBMの革新技術の強いアピール、台湾TSMC等のファブメーカの出現など特化したビジネス戦略は、 欧米企業がこのことに早い段階で気づいており、迅速な経営判断・舵取りを断行したことを意味している。 一方、日本メーカは、技術とマーケットの複合分析を怠り、経営方針の転換を決断する材料すらないまま、現在の凋落を招いてしまった。

■問題を見えにくくしたのは、4年で一周すると言われている好況不況のいわゆるシリコンサイクルであり、 これにより、ムーアトレンドからの失速を認識しずらくなっていたことは事実である。


Page10 Mooreビジネスモデル破綻がもたらすもの

■以上見てきたように、

・ムーアの法則は本質的にはビジネスモデルである。
・デザインルールは、ムーアの期待値の1/2速度で更新されてきた。
・ムーアの法則に乗った産業規模拡大は1995年を境に失速した。

■ムーアのビジネスモデルが破綻したことにより、半導体産業全体としては、急速に利益が出にくくなり、 微細化進行に必要な技術開発投資と新鋭工場建設費用の捻出が困難な状況に追い込まれた。 図にあるようなポジティブ循環が成り立たなくなったということである。

■注意すべき事は、ムーアのビジネスモデルが破綻したことは、半導体産業の衰退を意味するとは限らないことである。 デザインルールを規定しscaling則の原理に基づいた素子構造縮小とシリコンサイクルに基づいた投資という従来手法では、 産業飛躍拡大フェーズに必然的に見られた全企業が利益享受するという高利潤ビジネスは不可能と言う事が正確であり、 そこから脱却した新しい産業発展モデルの創造と、個別には新たな企業戦略モデルの構築に未来がある。

■実際、資金不足の現実から、以下のような3つの事象が進行している。

・半導体産業構造の再構築
・シリコンテクノロジの革新
・新たな産業基盤の創造(期待)

■シリコンテクノロジの革新技術には、別項で述べる製造技術上の革新の他に、いくつか挙げることができようが、 そのうち重要なものの一つは、平面方向のみの集積化から、3次元的な集積化技術への展開であろう。 過去フランスのLETI等、3次元集積に取り組んできた経緯はあるが、実際の集積化のための要素技術を開発することが最も肝要である。 最近では、超高速高密度インターポーザなどの現実的な技術へと進歩しつつある。

■また、以上の新しい方向性以外に、面積や発熱を抑えながら、素子演算スピードを確保するように、 技術開発のスピード、すなわちデザインルール更新を倍のペースにするべく猛烈に技術開発を行うやり方も選択肢の一つである。 実際、IntelとAMDのCPU開発競争に見られるように、一時的にデザインルールスケジュールを超えた素子縮小の加速開発場面は現にあり、 それは両社の利益保全につながっている。 この加速開発は両社の競争の賜物というよりも、付加価値をつけることによりPCの買い換えを促進するという意味でのマーケットの開拓を狙いとしている。 ムーアの半導体産業全体に対する利潤追求インダストリーモデルに対して、本戦略は、その一つの子モデルということができるだろう。 加速開発検討の余地は十分にある。


Page11 デバイスメーカの構造変化

■産業が成熟するにつれて製造技術が高度化してその専門性が増大、製造に関わる工程も複雑化し、これにより分業が進行することは建設業にも見られる必然である。 これに加え、半導体産業おいて利益が出にくくなった事は、デバイスメーカの構造変化をもたらした。

Page12 米国の描く近未来

■米国では、そのような分業化とトレンドの変化に危機感を抱きながらも、有る意味でそれを好機ととらえ、企業のリコンストラクションが行われてきた。 図は2001年当時の(講義用に筆者が描いていた)予測であるが、実際にほぼこのような形で業態変動が進行した。


Page13 日本の半導体業界再編

■日本メーカにおいても、遅まきながらこの数年、業界再構築の機運が高まり、図(各社の公表報道に基づいて作図)にあるような再編が実行された。

■ここで一つ欧米での企業リストラとの明快な違いを挙げると、 それは、各デバイスメーカが総合電機メーカでもあり、その規模がもともと巨大であって、その親企業自身の合従合併は一切行われず、 半導体部門だけを分離・合併させたことである。 このことは、一概に問題とは言えず、将来欧米との半導体企業の特色の違いとして、 経営によっては競争力のある形態として、強みになる可能性を秘めていると思われる。


Page14 電子デバイス生産実績

■マーケット拡大という観点においては、周知のように液晶ディスプレイ及び有機半導体を用いたフラットパネルディスプレイの生産が加速しているが、 図にあるように、2001年に失速している。 今後のフラットパネルディスプレイ市場の大きな発展は、国内においては、 地上波アナログ放送の終了と地上波デジタル放送への強制的転換による新規ディスプレイ市場の立ち上がりに期待することになる。

■ただ、それだけでは不十分であり、新たなマーケット開拓に向けて、 工場建設・運営費のコストダウンおよび、コストのあまりかからない新規技術開発に注力することが不可欠となるであろう。 集積回路だけでなく、フラットパネルディスプレイについても、工場の垂直立ち上げ(=竣工即量産)に絶大な効果があり、 総合的にコスト低減メリットのある局所クリーン化の導入などを真剣に検討すべきである。


Page15 まとめ
■まとめると左図のようになる。

■ムーアの法則においては、その限界説、壁説、拡張論、延命論等が議論されているが、現在成り立っているのかどうか、今後どこまで法則が成り立つか、等が重用ではなく、 経営方針としてどのような開発ペースを設定しどのようにリソースを投入するか、それに見合うマーケットを見いだせるかということが真の命題である。 その時、商品が集積回路である以上、素子単価は下落を続けるので、 商品であるチップの価値を下げないような継続的開発努力の方法を織り込んだ経営方針が必須となる。

平成16年4月8日初稿 (8月12日最新改訂)

[一つ上:局所クリーン化に関するセミナーのページへ] [Home]
Last updated: Aug. 12, 2004. Shiro HARA's Web Site