%.. Sphinx setup documentation master file, created by
%   sphinx-quickstart on Wed Oct 30 14:02:07 2024.
%   You can adapt this file completely to your liking, but it should at least
%   contain the root `toctree` directive.

# チップ作製データの生成ガイド（2024/11）

本ガイドでは，[Efabless]("https://efabless.com/") 社 chipignite シャトルサービスにより LSI を製造するためのチップ作製データ生成手順を紹介します．
チップ作製データは，オープンソース EDA ツール [OpenLANE]("https://openlane.readthedocs.io/en/latest/") を組み込んだ [Caravel templete]("https://caravel-harness.readthedocs.io/en/latest/") キット，および，[Skywater 130nm テクノロジ]("https://skywater-pdk.readthedocs.io/en/main/") の PDK を利用します．

LSI の開発では，（１）高額の EDA ツール，（２）高額かつ制約が高い PDK，（３）開発する LSI の規模の増大と IP コア再利用，が参入の障壁と考えられており，オープンソースの OpenROAD をはじめとしたツールの開発や Skywater 130nm などのオープンソース PDK の開発がすすめられ，これらに対応したシャトルサービスが Efabless 社により提供されるようになり，プロトタイプ・小規模の LSI 製造の障壁が大幅に解消されています．

具体的な LSI 作製例として，動作環境の準備から Caravel template による開発環境の構築，基本的なカウンタを実装したチップ作製データの生成，シミュレーションまでを示します．

動作環境は下記を想定しています．

- Windows 11 23H2
- VirtualBox 7.1.4 <BR>
　　下記動作環境の構築に利用しており，他の方法による構築も可能です．
- Ubuntu 22.04 LTS
- Caravel template (mpw-9i)
- OpenLANE 1 (2023.07.19-1)

```{toctree}
:maxdepth: "2"

setup/index
caravel/index
openeda/index
etc/index
```